

高压JDCM系列 产品应用指南



目录

第一部分 JDCM 产品介绍	1
1.1 JDCM 变换器模块介绍.....	1
1.2 JDCM 系列产品命名规则.....	2
1.3 JDCM 系列用户需知.....	2
1.3.1 警告.....	2
1.3.2 注意事项.....	2
1.3.3 存放要求.....	3
第二部分 JDCM 设计要求	4
2.1 安全要求.....	6
2.2 JDCM 输出电容.....	7
2.3 输入输出终端参考.....	8
2.4 滤波器设计.....	8
2.4.1 源阻抗及其对开关变换器性能的影响.....	8
2.4.2 稳定性分析.....	9
2.4.3 去耦电容的设计.....	10
2.4.4 多个变换器组成的系统稳定性.....	11
2.4.5 输入滤波器设计和仿真.....	12
第三部分 JDCM 单机工作	19
3.1 控制引脚功能.....	19
3.2 JDCM 单机工作时序图.....	22

3.3 JDCM 单机工作特性.....	24
3.3.1 启动过程.....	24
3.3.2 输出电流限制.....	24
3.3.3 故障检测.....	25
第四部分 JDCM 并联工作.....	26
4.1 负载分配.....	27
4.2 JDCM 并联运行的问题.....	28
4.3 抑制差频噪声的方法.....	29
4.4 差频噪声演示.....	29

第一部分 JDCM 产品介绍

杰瑞推出了采用 ChiP (Converter housed in Package, 转换器级封装) 的微晶片电源变换器模块系列, 如图 1.1 所示, JDCM 模块可作为模块化电源系统设计方法的一部分, 为电源系统设计人员实现高性能、低成本配电系统设计提供极大的灵活性。ChiP 平台产品将控制器、功率管、平面磁性元件以及辅助



器件集成在高密度直插封装内, 能够与电源半导体、微控制器相结合, 提供优异的电气性能。

图 1.1 ChiP 的 JDCM 模块

JDCM 可用于与商业、工业级别技术相关的各种应用。一些 DCM 最适合的商业/工业级应用实例是电池充电、LED 照明和医疗设备。此外, 数据中心和电信等需要大量电源的应用可使用 JDCM 实现分布式电源架构。这不仅可提高整个电源系统的效率, 而且还可降低系统及运营成本。

JDCM 非常适合例如地面车载系统、弹载系统、无人机系统、船舶系统以及机载等应用, 这些应用在尺寸、重量和成本受到额外限制的情况下, 需要更高的功率等级和高可靠性。

将高性能转换器应用到电源系统设计时, 必须注意技术问题, 因此, 本应用指南旨在为电源设计人员提供详细的说明, 帮助他们在 DC 配电系统中更好地使用 ChiP JDCM。

1.1 JDCM 变换器模块介绍

JDCM 将隔离、稳压、热管理和故障监测封装在一个模块中。JDCM 工作在一个高频率、双钳位零电压开关 (DC-ZVS) 拓扑上。由于工作频率很高, 可缩小磁性元件的尺寸, 可实现密度的革命性提升, 输出功率最高可达 600W, 功率密度高达 1239W/in³, 重量仅为 28.8g, 重量功率密度最高达 20.83W/g; 由于采用 DC-ZVS 的拓扑, 典型的样机最高效率可达 93%。满载下最高工作壳温可到 90°C。

JDCM 可以在宽范围输入电压下工作, 以提供隔离和稳定地输出电压, 输出电压的精度可以控制在 ±1%。图 1.2 描述了 JDCM 具体的电气特性。JDCM 在单个运行时提供高达 600W 的功率, 若需要提供更多的功率应用中, 可以将 JDCM 并联使用。




图 1.2 JDCM 系列的电气特性

除了电气特性外，JDCM 的其他重要特性有：

- 1) 直插式 Chip4623 封装:47.91mm×22.8mm×7.26mm
- 2) 下垂均流特性, 允许 JDCM 在并联工作中使用来增加输出功率, 而无需外部控制电路
- 3) 输出电压调整: 典型调整范围是标称输出电压的-40%至+10%
- 4) 启用/禁止控制
- 5) 故障保护: 输入欠压保护 (V_{IN_UVLO})、输入过压保护 (V_{IN_OVLO})、过温保护、输出过压保护、过流保护、短路保护

1.2 JDCM 系列产品命名规则

JDCM 系列的命名规则如表 1.1 所示。

表 1.1 JDCM 系列命名

系列名称	输入电压	尺寸	输出电压	温度等级	输出功率	封装类型	功能
JDCM	270	AC	28	M	500	T	S
JDCM 系列 微晶片电 源	270:160~420 V 275:120~420 V 300:200~420 V	4623 尺寸	3V3:3.3V	M:-55°C ~100°C H:-40°C ~100°C T:-40°C ~100°C	110:110 W	插装 PIN 针	P:支持 并联 S:单机 工作
			05:5V		150:150 W		
			12:12V		190:190 W		
			15:15V		250:250 W		
			24:24V		375:375 W		
			28:28V		500:500 W		
			36:36V		600:600 W		
			48:48V		600:600 W		

1.3 JDCM 系列用户需知

使用产品前请注意警告和注意事项部分，不正确的操作可能导致电源模块永久性损坏或引起火灾，使用产品前请确认已阅读警告和注意事项。

1.3.1 警告

- 1) 产品通电时，请保持手部和脸部远离产品，避免受到意外伤害。
- 2) 请不要改造、分解产品，否则可能会引起触电。若用户加工或改造，后果我司概不负责。
- 3) 产品工作时，内部器件输出高压或高温，触摸可能引起触电或烧伤。
- 4) 产品通电时，请不要触摸产品外壳，避免烧伤。

1.3.2 注意事项

- 1) 输入瞬变和浪涌

施加到模块输入端的电压不可超过数据表中列出的极限值。为防止快速的瞬变损坏模块，应该使用保护装置（例如齐纳二极管或压敏电阻）。

2) 安全考虑因素

JDCM 变换器在额定基板温度内高效地工作，如果直接接触可能会造成伤害。模块引脚上的电压及电流（能量危险）及任何与其连接的电路，如直接接触或形成了寄生电流路径，可能会产生安全性的危险。模块引脚是用于印刷电路板安装，可以用波峰焊接到印刷电路板上。此外，已经焊接到印制电路板上的模块，不应该拆下再次使用。

3) 焊接及清洁注意事项

由于有多种因素影响焊接时间，要列明真正焊接时间是十分困难的。简单而言，应在焊接后检查焊点是否高质量焊接。如有需要，可更改参数以保证过程稳定。下列是一些具体建议：

A. 模块引脚为插装引脚，建议使用波峰焊或选择性波峰焊，可采用手工焊接。

B. 焊料或焊锡丝推荐共晶焊料 Sn63Pb37。

C. 模块可承受 225°C 的最高外壳温度，最多三次。MSL 处理时间被认为是累积的，暴露于环境条件的总时间，包括焊接之间的时间，不应超过 MSL 5 的限制。暴露在环境条件下超过 48 小时需要在 125°C 下重新烘烤 48 小时，以去除模块内部水分。

D. 使用波峰焊或选择性波峰焊焊接过程中，建议模块本体最高温度不超过 205°C，引脚最高温度不超过 215°C。助焊剂喷涂采用喷雾法，助焊剂应溢出金属化孔的元器件面。印制电路板组装件通过预热区时应均匀受热，模块本体温度预热至 135°C 左右。调整合适的传送速度，压锡深度以控制恰当的焊接时间，有利于形成可靠的焊点。

E. 使用烙铁焊接时，烙铁头的温度**不应**超过 400°C，否则可能会增加烧坏焊盘、印制线、印制电路板甚至电源模块的风险。焊接时，把烙铁放在引脚和焊盘的一面，把焊料注放在另一面，使热力从引脚和焊盘传出，溶化焊料。**切勿**把焊料直接接触烙铁头，然后转送到引脚和焊垫上。**切勿**用烙铁头挤压引脚。

F. 焊接时间**不宜**过长，这样有可能损坏模块。

G. 焊接前，应确保焊盘、通孔和引脚都是清洁的。

H. 焊料正在冷却时，切勿震动模块和电路板，以避免在引脚形成缝隙或在焊点产生裂痕。

I. **不建议**使用热风枪焊接模块。

J. **不建议**修剪模块的引脚。

K. 建议使用含松香型低腐蚀性助焊剂的焊料，保证在模块的周围或底部没有腐蚀性的残留物。必要时，可选择适当的清洗方式进行清洗。如果使用水溶性焊料，可以用去离子水对板材进行水洗。免清洗焊料可清洗，但会在板表面留下残留物。如果需要清洗，可以使用异丙醇或无水乙醇。建议清洗后对产品烘干处理。

拆除已焊接模块 由于拆除模块的过程会增加模块所承受的机械应力和热应力，可能会损坏模块，因此，电源模块拆除后不能重复使用。

1.3.3 存放要求

1) 产品未使用应放在符合 MSL5 等级的包装袋里，仓库的环境温度 $20\pm 10^{\circ}\text{C}$ ，相对湿度 40%-80%，干燥、通风、无腐蚀性气体。

2) 包装距离地面应超过 20cm，距离墙壁，热源，通风口，窗口至少 50cm。

3) 本规定条件下，模块储存期为 2 年，超过 2 年后应重新检验。

第二部分 JDCM 设计要求

JDCM 的总体设计如图 2.1 所示。总共包含 11 个部分具体介绍如下：




图 2.1 JDCM 的总体设计

1. 输入源与阻抗

A. 在总源阻抗计算中注意源阻抗 L_{IN} 和 R_{IN} ，参见一般性注释 A。

2. 输入线阻抗

A. 在计算总源阻抗时注意线阻抗 L_D 与 R_D ，遵循一般性注释 A。

3. 去耦电容器

A. 选择去耦电容的最佳值，以补偿源阻抗和输入线路阻抗（ Z_{SOURCE} 点给出了望入源与线路的戴维南等效阻抗）。

B. 必须妥善选择 R_{ESR_SOURCE} ，以提供最佳阻尼。通过选择与所需值相近的具 ESR 的铝电解电容，可免除外部阻尼电阻，可以满足 R_{ESR_SOURCE} 的要求。

4. 安全

A. 如果 JDCM 发生故障（如输入短路），则必须使用保险丝来降低火灾和电路板损坏的风险。

B. 从 JDCM 产品系列页面的“安全要求”部分选择推荐的保险丝

5. 差模输入滤波器

A. 开关转换器是差模噪声的来源，使用差模滤波网络来抑制差模噪声。

B. 选择远低于 JDCM 交叉频率（2kHz）的输入滤波器截止频率。

C. 输入滤波器必须具有良好的阻尼，以避免输入电压的振铃。从 $Z_{OUT-FILTER}$ 望回的输入滤波阻抗必须比 JDCM ($Z_{IN-JDCM}$) 的输入阻抗低 10 倍。

6. 压摆率

JDCM 输入引线（+IN, -IN）的输入电压压摆率必须小于 $1V/\mu s$ 。

7. 共模滤波网络

A. 开关转换器属于共模噪声源：为抑制共模噪声，必须将 Y 型电容器（ C_{Y3_6} ）从 +IN、-IN、+OUT、

-OUT 连接至接地/机箱接地。

B. Y 型电容器必须尽可能靠近模块的输入和输出引脚。

C. Y 型电容器的选择必须符合应用安全标准，推荐使用 Y2 子分类的 Y 型电容器，其典型电容值为 4700pF，并具有适合的峰值电压应力。

D. 可选 EMI 滤波器：为满足 EMI 要求或者更好的共模噪声衰减规格，请在 JDCM 的输入端使用共模扼流圈 T1 和 Y 型电容器 (C_{Y1-4})。在 JDCM 的输出端可使用类似的共模滤波网络，以满足输出端的 EMI 要求。具体参见后续共模滤波器设计注意事项。

8. 输出电容器

A. 为了控制回路的稳定性，输入电容器必须在 $C_{OUT-EXT}$ 数据表规格的最大/最小范围内，最小 $R_{ESR_OUT-EXT}$ 为 $10m\Omega$ 。选用 ESR 为 $10m\Omega$ 的铝电解电容器，可满足 $R_{ESR_OUT-EXT}$ 的要求。

B. C_{OUT_EXT} 实际安放位置必须在模块的输入引脚附近。

C. 选择输出电容器时，必须考虑到工作/环境温度。

9. 差模输出滤波器（可选）

A. 使用差模式滤波器网络抑制由开关变换器产生的差模噪声。

B. 所选输出滤波器的截止频率应至少比开关频率低十倍。

C. 输出滤波器必须具有良好的阻尼，以避免输出电压振铃。

D. 对于高频噪声衰减，请在 C3 使用多个低 ESR 值电容器，如陶瓷电容器。

10. 输出线路阻抗

A. 负载调节率会因输出线路阻抗过大而降级。为了在负载端具有更好调整率，将输出线路阻抗保持在最低。

11. 控制引脚电路

A. 控制引脚 TR、EN、FT 上的电路参考端为模块的输入引脚- IN。

B. 可选噪声滤波器：为防止外部噪声，TR 和 EN 引脚或需要 RCR 滤波网络。 $R_{D_TR_1}$ 、 $R_{D_EN_1}$ 用于降低外部电感引起的噪声。

C. R_{TRIM_1} 数值参见 JDCM 调压计算部分。

D. 为指示故障状态，需要在 FT 引脚上施加 $R_{SH_1}=10k\Omega$ 的最小载荷。FT 引脚可以提供 3mA 的最大电流，选用串联电阻 R_{SE_1} 来限制电流。

E. 如果不需要控制/监测功能，则无需连接信号引脚。

一般性说明：

A. 源阻抗及其对稳定性的影响

1) JDCM 的总源阻抗和输入阻抗之间的相互作用将导致稳定性问题。为了避免相互作用，返回到源 ($Z_{TOTAL-SOURCE}$) 的总阻抗必须至少比 JDCM ($Z_{IN-JDCM}$) 的频率范围 0Hz 到最大控制环路带宽范围内的输入阻抗低十倍：

$$Z_{TOTAL-SOURCE} \leq (Z_{IN-JDCM}/10) \text{ for all } F[0:2kHz]$$

B. 环境条件

1) 必须保护转换器不受潮湿、灰尘、爆炸或危险大气等环境条件的影响。在可能遭遇较高的工作温度和电压的工作环境中，为了安全起见必须将 JDCM 密封。

2) 过热、过冷和过热冲击导致 Chip 损坏。

3) JDCM 不应暴露在冷凝水中。

2.1 安全要求

为了设计电源系统时提供灵活性，JDCM 变换器并没有内置保险丝。基于安规的要求，推荐专门的保险丝，具体如表 2.1 所示。当系统或者是器件失效的情况下，比如说输入短路时，保险提供保护，这个会减小火灾蔓延和 JDCM 损坏的风险。选择保险丝时，下列的参数特性需要考虑：

- 1) 电压额定值：器件的电压等级要高于实际可能最高输入电压
- 2) 电流额定值：器件的电流等级要高于实际 JDCM 模块的最大输入电流
- 3) 中断额定值，对于低阻抗源非常重要
- 4) 温度降额
- 5) 熔断积分 (i^2t)

表 2.1 JDCM 系列变换器推荐的保险丝型号

输入电压范围/V	输出电压/V	输出功率 /W	JDCM 模块型号	推荐的保险丝
275 (120 - 420)	3.3	110	JDCM275AC3V3X110TX	Bussmann PC-Tron PCB-3-R
	5	190	JDCM275AC05X190TX	
	12	375	JDCM275AC12X375TX	Bussmann PC-Tron PCD-5-R
	15	375	JDCM275AC15X375TX	
	24	375	JDCM275AC24X375TX	
	28	375	JDCM275AC28X375TX	
	48	375	JDCM275AC48X375TX	
270 (160 - 420)	3.3	150	JDCM270AC3V3X500TX	Bussmann PC-Tron PCB-3-R
	5	250	JDCM270AC05X500TX	
	12	500	JDCM270AC12X500TX	Bussmann PC-Tron PCD-5-R
	15	500	JDCM270AC15X500TX	
	24	500	JDCM270AC24X500TX	
	28	500	JDCM270AC28X500TX	
	48	500	JDCM270AC48X500TX	

300 (200 - 420)	3.3	150	JDCM300AC3V3X500TX	Bussmann PC-Tron PCD-5-R
	5	250	JDCM300AC05X500TX	
	12	500	JDCM300AC12X500TX	
	15	500	JDCM300AC15X500TX	
	24	500	JDCM300AC24X500TX	
	28	500	JDCM300AC28X500TX	
	48	500	JDCM300AC48X500TX	
	24	600	JDCM300AC24X600TX	

2.2 JDCM 输出电容

为保证 JDCM 的正常工作，负载电容的值要在规格书定义的正常工作的电容值 ($C_{OUT-EXT}$) 以内，最大上限的要求是防止过长的起机时间，这样会触发输出欠压保护。 $C_{OUT-EXT}$ 下限要求连同外部电容的最小 ESR 要求 ($R_{ESR-OUT-EXT}$)，是为了确保环路的稳定性。

对于 JDCM 负载特别轻的应用场景，部分 JDCM 模块增大了输出要求的外部电容，增大值取决于应用场景中施加到 JDCM 的负载瞬变和调压瞬变。在轻载升压时，一个负载突变，比如从轻载步跳，或不会被环路所检测到的。当没有足够大的输出电容时，会导致输出电压掉坑到输出欠压保护点一下，导致电源关机。

为避免这种情况的发生，最小的允许电容必须增大到给定的 $C_{OUT-EXT-TRANS}$ 。当 JDCM 同时动态调压和动态负载的应用场景下，这个现象会更加严重。在这种情况下，最小允许的电容值必须再增加，达到输出电容的要求 $C_{OUT-EXT-TRAN-TRIM}$ ，来防止动态负载和动态调压导致输出欠压保护。

输出电容的位置：任何输出电容和模块输出引脚之间的阻抗都影响电源环路的稳定性问题，因此输出电容在实际布局时要靠近 JDCM 的输出引脚，具体位置如图 2.2 所示。在选择输出电容时，工作/环境温度要考量进去。




图 2.2 外部输出电容的位置

2.3 输入输出终端参考

为了避免杂散电压, JDCM 的输入输出引线应该在某一点上选择 EMI 接地层作为参考。对于离线应用, 输入引线通常在桥接整流器前面的 AC 电源端参考接地。无论是正输出端还是负输出端, 都有参考接地。“浮地”输入输出至少得有一个高阻抗分频器, 才能排除杂散电荷, 避免损坏绝缘系统。

2.4 滤波器设计

2.4.1 源阻抗及其对开关变换器性能的影响

典型的开关变换器, 包括 JDCM 都进行了优化设计来保证足够的稳定裕度和单机工作的稳定性。但是, 当将多个变换器设计成直流分布系统时, 如图 2.3b 所示, 变换器的负增量输入阻抗与源的总输出阻抗之间的相互作用将改变开关变换器的动态性能, 也会导致系统级的稳定性差。上述问题主要有以下原因引起:

- 1) 整个直流分布系统中存在的恒定功率负载 (稳压转换器)
- 2) 在直流母线上的多个变换器负反馈控制回路之间的相互作用

注: 从图 2.3 所示的 $Z_{\text{TOTAL-SOURCE}}$ 点是源、分配线和输入滤波器三者的戴维南等效阻抗。在直流到最大控制环路带宽频率范围内通过将源的总输出阻抗 ($Z_{\text{TOTAL-SOURCE}}$) 至少比 JDCM 的输入阻抗 ($Z_{\text{IN-JDCM}}$) 低十倍的方式, 可以避免系统不稳定:

$$Z_{\text{TOTAL-SOURCE}} \leq \frac{Z_{\text{IN-JDCM}}}{10} \quad \text{for all } F[0:2\text{kHz}]$$

这可以通过选择去耦电容器网络以及输入滤波网络设计来实现。

通常情况下, 大容量去耦电容放置在 DC 总线上, 如图所示。但放置一个容量大、体积大的去耦电容可能不会有效地降低源阻抗的影响, 反而会增加印制电路板的面积。因此, 去耦电容必须根据源阻抗和配电路径阻抗进行优化选择。在源阻抗和配电路径阻抗不足以引起与开关变换器输入阻抗交叉作用的情况下, 具有足够阻尼的输入滤波器可足以使 $Z_{\text{TOTAL-SOURCE}}$ 低于 $Z_{\text{IN-JDCM}}$ 。

可按照以下步骤选择去耦电容及其 ESR 的最佳值 (仅供参考):

步骤 1: 运用公式(2.1)计算 DCM 负增量的输入阻抗 ($Z_{\text{IN-JDCM}}$)

$$Z_{\text{IN-JDCM}} = -\frac{V_{\text{IN}}^2}{P_{\text{IN}}} \quad \text{or} \quad -\frac{\Delta V_{\text{IN}}}{\Delta I_{\text{IN}}} \quad \text{for all } F[0:2\text{kHz}] \quad (2.1)$$

式中, $Z_{\text{IN-JDCM}}$ 为 JDCM 负增量输入阻抗; V_{IN} 、 I_{IN} 、 P_{IN} 分别为 JDCM 的输入电压、输入电流和输入功率, F 为 JDCM 的控制带宽。

步骤 2: 确定源和线路阻抗。通过将系统分成源和负载子系统, 简化分析。

步骤 3: 使用仿真或计算软件绘制阻抗与频率的关系图, 确定交互情况。

步骤 4: 依据交互情况, 选择合适的谐振频率 (f_{SOURCE}), 保证在 JDCM 控制环路带宽 (2kHz) 内满足 $Z_{\text{TOTAL-SOURCE}}$ 低于 10 倍 $Z_{\text{IN-JDCM}}$ 。使用公式(2.2)计算去耦电容容值。

$$f_{\text{SOURCE}} = \frac{1}{2\pi\sqrt{L_{\text{EQ}}C_{\text{DECOUPLE}}}} \quad (2.2)$$

式中, L_{EQ} 为等效源电感, 它是线路电感 L_{D} 和电源输出电感 L_{IN} 之和。 C_{DECOUPLE} 为去耦电容。

步骤 5: 利用源 LC 滤波网络的特征阻抗计算去耦电容所需的 ESR。

$$R_{\text{ESR_DECOUPLE}} = \sqrt{\frac{L_{\text{EQ}}}{C_{\text{DECOUPLE}}}} \quad (2.3)$$

步骤 6: 返回步骤 3, 利用仿真软件模型绘制源阻抗和 JDCM 输入阻抗特性, 描述二者之间的关系。




图 2.3 JDCM 的典型 DC-DC 分布式系统

JDCM 作为负反馈控制的开关变换器，在给定范围的输入电压和负载电流下产生稳定的隔离 DC 输出电压，因此，负载一定情况下，输出功率恒定，与输入电压无关。进而说明输入功率恒定，因而当输入电压与输入电流成反比。所以，在控制环路带宽范围内，JDCM 表现为输入端的恒功率负载，JDCM 在其输入端呈现负增量阻抗 ($Z_{IN-JDCM}$)，当和戴维南等效源阻抗 ($Z_{TOTAL-SOURCE}$) 相互作用时，可能引起系统稳定性问题。

例如，参考具有 500W 恒定输出功率的 JDCM270AC28X500TS (160-420V 输入, 28V 输出, 500W)，考虑到工作功耗的输入功率为 536W。输入电压范围为 160V 至 420V， $Z_{IN-JDCM}$ 的阻抗最小时处于输入最低时，此时输入电流为 3.35A，运用公式(2.1)计算得负增量的阻抗为：

$$Z_{IN-JDCM} = -\frac{V_{IN}^2}{P_{IN}} \text{ or } -\frac{\Delta V_{IN}}{\Delta I_{IN}} = -47.8 \Omega$$

注： $Z_{IN-JDCM}$ 在高于 JDCM 控制环路带宽范围将与 JDCM 开环输入阻抗相同。为了简易分析，假设 $Z_{IN-JDCM}$ 在所设定的频段内阻抗保持不变。

2.4.2 稳定性分析

对于复杂的直流分布式系统进行系统稳定性分析，如图 2.4 所示，更简单的表示将系统分成源和负载子系统，通过直流母线相连，如下图所示。





图 2.4 输入源和负载子系统相互作用

为更好地展示上述的交互作用，基于仿真软件，编写相应的阻抗计算公式，带入输入源和配电路电感电阻参数，即可得到源子系统的阻抗。针对负载子系统阻抗特性则表现为 JDCM 的内部等效输入电容 (C_{IN}) 和负增量阻抗 ($Z_{IN-JDCM}$) 的共同特性，如图 2.4 所示。



(a) 无去耦电容和输入滤波器的源及负载子系统 (b) 源输出阻抗和 JDCM 输入阻抗之间的交互作用

图 2.4 输入源和负载子系统阻抗交互特性

从阻抗交互作用中可以看出， Z_{SOURCE} 和 $Z_{IN-JDCM}$ 之间在 9.4kHz 存在交叉，且在 0-2kHz 带宽范围，并不能满足源输出阻抗至少低于 10 倍 JDCM 输入阻抗的要求。

2.4.3 去耦电容的设计


可以通过在源和输入线阻抗后面放置去耦电容来避免阻抗交互引起系统失稳，从 Z_{SOURCE} 的阻抗特性来看，实际是一个 LC 滤波网络。可按照源、线电感和去耦电容阻抗渐近线在 LC 滤波器谐振频率 (f_{SOURCE}) 处相交，并将极点置于该频率处，即可确定去耦电容的最佳值。对于上述案例，源的峰值输出阻抗必须保持低于 JDCM 控制环路带宽，因此，可选择 f_{SOURCE} 为 2kHz，可通过公式(2.2)计算出 $C_{DECOUPLE}$

$$C_{DECOUPLE} = \frac{1}{(L_{IN} + L_D)(2\pi f_{SOURCE})^2} = 1114.88\mu F$$


可选择 1000 μF 的去耦电容，通过公式(2.3)可进一步计算得出 ESR 值

$$R_{ESR_DECOUPLE} = \sqrt{L_{EQ}/C_{DECOUPLE}} = 0.08\Omega$$

用源和负载子系统思想建模得到图 2.5 源阻抗和 JDCM 输入阻抗的关系，在源输出阻抗和 JDCM 输入阻抗之间存在较大的裕量，避免了二者的相交。



(a) 带有去耦电容的源和负载子系统



(b) 源的输出阻抗和 JDCM 的输入阻抗 (带有去耦电容)

图 2.5 输入源和负载子系统阻抗交互特性 (带有去耦电容)

另一种降低源输出阻抗影响的方式是输入侧加入具有阻尼的滤波器，采用输入滤波器的方式可电磁干扰 (EMI) 及抑制输入电压噪声。输入滤波器的设计将在下一部分详细讨论。

2.4.4 多个变换器组成的系统稳定性

为了分析图 2.3(b)所示多个变换器组成的系统的稳定性，基于图 2.6，在仿真软件上编写系统阻抗模型，其中 JDCM2 的恒定输出功率为 500W，由此计算出 JDCM2 的输入功率为 536W。依据 JDCM 输入阻抗的计算公式(2.1)可得 $Z_{IN-JDCM2} = -47.8$ 。




图 2.6 多个变换器组成的系统

用源和负载子系统的思想，将多个变换器组成的系统转化为更为简单的源子系统和负载子系统，等效电路分别如图 2.7 和图 2.8 所示。对上述两种情况进行阻抗分析，分析结果如图 2.9 所示。无论是从 A 点看等效源还是从 B 点看等效源，源和负载子系统之间不存在相交，且二者之间具有一定的裕量，因此多个变换器组成的系统具备一定的稳定性。




图 2.7 从节点 A 看等效源，多个变换器系统分为源和负载子系统





图 2.8 从节点 B 看等效源，多个变换器系统分为源和负载子系统



(a) 从节点 A 看

(b) 从节点 B 看

图 2.9 源总输出阻抗和 JDCM 输入阻抗特性

2.4.5 输入滤波器设计和仿真

开关变换器 (JDCM) 会产生开关频率及其高阶谐波的噪声电流，噪声电流有两种类型，共模和差模，噪声会沿着互连的导体从传回输入电源，这种噪声可能会干扰输入电源的稳定运行和相同连接线上其他系统的运行，因此输入滤波器通常用在电源和开关变换器之间降低电磁干扰 (EMI) 并提供输入电压的噪声抑制。

1) 差模输入滤波器的设计与仿真

电路工作势必带来差模噪声，开关变换器和输入电源间差模噪声电流的路径如图 2.10 所示。输入源和 JDCM 间增加滤波器可降低差模噪声，但在 JDCM 的输入处引入滤波器后，若不考虑滤波器的动态特性，则会引起系统级稳定性问题。JDCM 在输入端表现为负增量阻抗特性，若滤波器和源构成的整体输出阻抗与 JDCM 输入阻抗存在交互，则导致 JDCM 失稳和动态性能的退化，进而造成输入和输出电压的振

荡，因此需要选择合适的滤波器，并对滤波器参数进行合理设计，具体将在本节讨论。





图 2.10 差模噪声电流路径

对于开关变换器，常用的差模滤波器网络结构主要有：无阻尼 LC 滤波器、并联阻尼（简化并联阻尼）LC 滤波器、串联阻尼 LC 滤波器和简化串联阻尼 LC 滤波器。滤波网络的特点具体如表 2.2 所示。

表 2.2 滤波网络的特点

滤波器拓扑	注解	优势	缺点
<p>无阻尼 LC 滤波器</p>	<p>1) 理想情况下，Q 值可以无穷大。 2) 可以用串联电阻实现阻尼 LC 滤波器</p>	<p>1) 器件数量少，成本低。 2) 滤波器尺寸小。</p>	<p>1) 谐振点有峰抖。 2) 与电感 L_{DM} 串联的阻尼电阻降低效率，与电容 C_{DM} 串联的电阻降低滤波器衰减效果。</p>
<p>并联阻尼 LC 滤波器</p>	<p>1) 阻尼电容值: $C_d = nC_{DM}$ 2) 峰值输出阻抗:</p> $ Z_{OUT-F} = \sqrt{\frac{2(2+n)L_{DM}}{nC_{DM}}}$ <p>3) 阻尼电阻值:</p> $R_d = \sqrt{\frac{(4+3n)(2+n)L_{DM}}{2n^2(4+n)C_{DM}}}$	<p>1) 谐振/截止频率下，阻尼电容 C_d 具有比 R_d 低的阻抗，比滤波电容 C_{DM} 更高的阻抗。 2) R_d-C_d 并联分支可替换为较高 ESR 电容（铝电容或者钽电容）。</p>	<p>1) 需要增加一个高值的阻尼电容。 2) 滤波器尺寸与成本增加。</p>
<p>串联阻尼 LC 滤波器</p>	<p>1) 阻尼电感值: $L_d = nL_{DM}$ 2) 峰值输出阻抗:</p> $ Z_{OUT-F} = \sqrt{\frac{2n(1+2n)L_{DM}}{C_{DM}}}$ <p>3) 阻尼电阻值</p> $R_d = \sqrt{\frac{n(3+4n)(1+2n)L_{DM}}{2(1+4n)C_{DM}}}$	<p>1) 电感 L_d 在滤波器谐振频率处的阻抗幅值必须小于 R_d。 2) 滤波器尺寸相比并联阻尼 LC 滤波器尺寸小，成本低。</p>	<p>1) 高频衰减恶化。</p>

滤波器拓扑	注解	优势	缺点
简化串联阻尼 LC 滤波器 	简化的串联阻尼 LC 滤波器是二阶系统，理想情况下按照 -40dB 每十倍频衰减，但高频零点的作用，衰减斜率为 -20dB 每十倍频。其中高频零点为： $f_z = \frac{R_d}{2\pi L_{DM}}$	1) 与并联阻尼和串联阻尼滤波器相比，元器件数目较少。	1) 高频衰减恶化。

上述滤波器的传递特性可统一表示为

$$TF = \frac{V_{OUT_F}}{V_{IN_F}} \quad (2.4)$$

由此可得到图 2.11 所示的各滤波器的频率响应




图 2.11 滤波器频率响应

A. 无阻尼 LC 滤波器

无阻尼滤波电路本质上是一个二阶低通滤波器，该滤波器的谐振频率可由以下表达式给出

$$f_c = \frac{1}{2\pi\sqrt{L_{DM}C_{DM}}} \quad (2.5)$$

滤波器的峰值输出阻抗也是在该频率处，谐振频率下，理想元件的品质因数 Q 是无穷大的。实际情况下，滤波器件的寄生电阻会对峰值有所限制，但寄生电阻有限，谐振频率下无阻尼 LC 滤波器的输出阻抗也是非常大的，谐振条件下有 $\omega L_{DM} = 1/\omega C_{DM}$ ，由此可计算出特性阻抗的 R_0 ：


$$R_0 = \sqrt{\frac{L_{DM}}{C_{DM}}} \quad (2.6)$$

使用无阻尼 LC 滤波器和 JDCM 组合，研究滤波器输出阻抗和 JDCM 输入阻抗的交互特性。首先选择滤波器的截止频率为变换器控制带宽频率 2kHz，并选择电感 10μH，可计算出 C_{DM} 的值如下：


$$C_{DM} = 1/[(2\pi f_c)^2 L_{DM}] = 633.26\mu F$$

选择 C_{DM} 的电容值为 650μF。利用源和负载子系统思想可得图 2.12 所示的滤波器和 JDCM 的阻抗关系图。从图 2.12(b) 无阻尼 LC 滤波器的输出阻抗与 JDCM 输入阻抗存在相交，影响开环变换器的稳定性。

为了稳定性问题，输出阻抗的幅度应低于 JDCM 输入阻抗的十倍，可通过增加适当的阻尼加以实现。



(a) 无阻尼 LC 滤波器和 JDCM 交互框图



(b) 无阻尼 LC 滤波器与 JDCM 阻抗特性


图 2.12 无阻尼 LC 滤波器和 JDCM 之间的交互关系

B. 并联阻尼 LC 滤波器


并联阻尼滤波器是将串联的阻尼电容 (C_d) 和阻尼电阻 (R_d) 组成的串联阻容网络并联在无阻尼 LC 滤波器网络，详见表 2.2 并联阻尼 LC 滤波器。

电阻 R_d 用于在截止频率处降低滤波器的输出峰值阻抗，电容 C_d 阻断输入电压的直流分量，防止 R_d 过度损耗功率。在谐振频率处，电容 C_d 必须具有比 R_d 低的阻抗和比滤波电容 C_{DM} 大的阻抗，避免影响 LC 滤波器的谐振频率点。因此，隔离电容值应选的更大一些， $C_d = nC_{DM}$ 。

考虑到并联阻尼 LC 滤波器的最大峰值阻抗需低于 JDCM 输入阻抗的十倍，因此本例中选择峰值阻抗为 4.78Ω ，由峰值输出阻抗可计算出 $n=8$ ，因此 $R_d=0.5975\Omega$ ， $C_d = nC_{DM}=390\mu\text{F}$ 。图 2.13 给出并联 LC 滤波器和 JDCM 输入阻抗之间的关系，两者阻抗之间不存在相交，利于系统的稳定性。



(a) 并联阻尼 LC 滤波器和 JDCM 交互框图




(b) 并联阻尼 LC 滤波器与 JDCM 阻抗特性

图 2.13 并联阻尼 LC 滤波器和 JDCM 之间的交互关系


C. 串联阻尼 LC 滤波器

串联阻尼滤波器将串联的阻尼电感 (L_d) 和阻尼电阻 (R_d) 组成的支路并联在 LC 滤波器的滤波电感 (L_{DM}) 两端，电感 L_d 使滤波器在高频处出现两个极点。因而选型时，阻尼电感 L_d 的值要小于滤波电感 L_{DM} 的值，具体由 $L_d = nL_{DM}$ 给出。

按照表 2.2 串联阻尼 LC 滤波器的峰值输出阻抗低于 JDCM 输入阻抗的十分之一进行设计，可得 $n=0.17$ ，阻尼电阻 $R_d=0.5975\Omega$ ，阻尼电感 $L_d=1.8\mu\text{H}$ 。类似于无阻尼 LC 滤波器的阻抗特性分析，图 2.14 给出了串联阻尼 LC 滤波器输出阻抗和 JDCM 输入阻抗之间的关系，两者阻抗之间存在一定的裕量，并不会相交，利于系统的稳定性。



(a) 串联阻尼 LC 滤波器和 JDCM 交互框图




(b) 串联阻尼 LC 滤波器与 JDCM 阻抗特性


图 2.14 串联阻尼 LC 滤波器和 JDCM 之间的交互关系

D. 简单串联阻尼 LC 滤波器

简单串联滤波器电路就是将并联阻尼滤波器中的阻尼电感去掉，仅由一个阻尼电阻 R_d 并联在滤波电感 L_{DM} 两端。一般的 LC 滤波器都是一个二阶的传递特性，但该滤波器由于阻尼电阻的存在，在高频衰减的斜率为 -20dB 每十倍频，因此该电路类似于一个一阶低通滤波器。图 2.15 给出了简单串联阻尼 LC 滤波器和 JDCM 输入阻抗之间的关系，滤波器的输出阻抗低于 JDCM 输入阻抗的十倍。



(a) 简单串联阻尼 LC 滤波器和 JDCM 交互框图



(b) 简单串联阻尼 LC 滤波器与 JDCM 阻抗特性

图 2.15 简单串联阻尼 LC 滤波器和 JDCM 之间的交互关系

2) 共模输入滤波器设计




图 2.16 共模噪声电流路径

如差模噪声那样，电路正常工作，JDCM 变换器也会产生共模噪声，共模电流的存在是因为寄生电容，包括原边 MOSFET 的寄生电容与 EMI 地平面或外壳之间的电容耦合，还有变压器原边和副边之间的绕组寄生电容。MOSFET 开关期间， dV/dt 在 MOSFET 与 EMI 接地层之间的寄生电容上产生噪声电流，该噪声电流进入共模电流路径。共模噪声电流流过电源输入端子的正负极，经接地平面形成闭合回路，如图 2.16 的红色箭头所示，噪声电流的幅值和相位是相同的。

针对共模噪声电流的抑制，可采用在变换器的正负输入线上串联高阻抗的导体，并分别在变换器正负输入端与 EMI 地平面串联低阻抗的导体。典型的共模输入滤波器可参见图 2.1 中“可选 EMI 滤波器”，由共模扼流圈 (T1)、Y 电容 ($C_{Y1,4}$)、X 电容 ($C_{X1,2}$) 和阻尼网络 (R_d, C_d) 组成。滤波器的输出连接到 JDCM 的输入，滤波器的输入连接上电源的输出端，典型的应用如图 2.17 所示。串联在共模噪声流经电路上的共模扼流圈，给共模噪声提供了高阻抗路径，串联于变换器输入端到 EMI 地平面的 Y 型电容器给共模噪声提供了一个低阻抗路径，因此，Y 型电容器需靠近变换器的输入端以降低线阻抗。理想的共模扼流圈提供共模电感，差模噪声电流方向在每个绕组中相反，磁芯内的磁通相互抵消。然而，在实际情况下，共模扼流圈由于两个绕组之间的不完全耦合而产生漏感或差模电感，即一个绕组产生的磁通不会与另一个绕组耦合，漏感的典型值是共模电感的 1-1.5%。利用漏感和 X 型电容 (C_{X2}) 形成差模滤波网络，因此该共模滤波器对差模噪声也具有良好的衰减作用。




图 2.17 典型共模噪声滤波器的应用

共模噪声滤波器的设计可按以下步骤：

步骤 1：使用 EMI 频谱分析仪在感兴趣的频率范围内确定 AC 纹波幅度（包括差模噪声和共模噪声）并将测量的 AC 纹波幅度与 EMI 标线进行比较。

步骤 2：确定所需的差模、共模噪声衰减幅值和差模、共模滤波器转折频率。

步骤 3：选择共模扼流圈，保证在共模噪声频率范围内的高阻抗。

步骤 4：计算满足所需滤波器衰减特性的 Y 电容的容值。

JDCM 典型的滤波电路如图 2.18 所示，输入端差模滤波电路由 C_{X1} 、 C_{X2} 构成，输入端共模滤波电路由 C_{Y1} 、 C_{Y2} 、 L_1 、 C_{Y3} 、 C_{Y4} 构成，输出端共模滤波电路由 C_{Y5} 、 C_{Y6} 构成， C_{IN} 与 C_{OUT} 分别代表输入、输出滤波电容。




图 2.18 JDCM 典型滤波电路

F1: 10A, 250VAC 保险丝

L₁: 推荐使用 3.5mH 共模滤波电感

C_{X1}、C_{X2}: 推荐使用 1uF 薄膜电容

C_{Y1}、C_{Y2}、C_{Y3}、C_{Y4}、C_{Y5}、C_{Y6}: 推荐使用 2200pF 电容

C_{IN}: 推荐使用 220uF 电解电容

C_{OUT}: 推荐使用 2000uF 电解电容或瓷片电容

第三部分 JDCM 单机工作

在所需功率小于或等于 JDCM 模块的最大输出功率时，可选择单模块 JDCM 进行工作，JDCM 的引脚配置如图 3.1 所示，其对应的引脚具体描述可见表 3.1。




图 3.1 引脚配置

表 3.1 引脚描述

引脚	引脚名称	类型	功能
A	+IN	输入功率	输入电源正向端
B	TR	输入	启用/禁止调压功能 启用调压功能，进入调压模式
C	EN	输入	使能/禁止模块输出
D	FT	输出	故障监测
E	-IN	输入功率回路	输入电源负向端
A' , C'	+OUT	输出功率	输出电源正向端
B' , D'	-OUT	输出功率回路	输出电源负向端

3.1 控制引脚功能

JDCM 的控制功能包括输出调压、使能/禁止和故障状态监测，主要通过三个控制引脚（TR、EN 和 FT）实现，JDCM 的控制端通过接入主控制单元的 GPIO 口，来实现相应的控制逻辑。物理电路通过上拉电阻接入内部的 VCC (3.3V)，参考端为输入的 -IN 端，如图 3.2 所示。




图 3.2 控制引脚内部结构

每个控制引脚都具备独立的驱动能力，无论是启动还是故障情况下，控制引脚的逻辑阈值不会改变。一般来说控制引脚可以不连接，此时 JDCM 则是工作在默认的状态下。

1) 输出调压引脚 (TR 引脚)

若 TR 在启动期间选择进入 TRIM 模式，则根据 TR 引脚的电压，对变换器的输出电压进行调整。TR 引脚的电压可通过外接固定电阻，可变电阻器或者外部给定电压信号进行调整。TR 引脚的通过 $3.3k\Omega$ (R_{TRIM_INT}) 的上拉电阻接入内部的 3.3V，如图 3.2 所示。当模块输入电压大于欠压保护点的电压，TR 引脚在启动时进行一次采样，确认是否进入 TRIM 模式，此时的 TR 电压决定了模块的输出电压。

如果启动时，TR 引脚的电压高于设定的禁用阈值，则 JDCM 不进入调压模式，输出默认的电压，TR 引脚悬空则是该种情况，此时 TR 引脚通过一个上拉电阻被拉高至 3.3V，作为 no-trim 工作模式，输出 JDCM 模块的额定标称电压。

若 TR 引脚的电压低于调压使能阈值，则进入调压模式，在变换器的输入电压范围内，TR 引脚将控制变换器的输出。如果功率电路被 EN 禁止或因故障无法输出，变换器则锁定此时的调压模式，在故障移除或 EN 使能后，依旧进入先前的调压状态。

JDCM 的调压范围在标称输出电压 $V_{OUT-NOM}$ 的 -40% 至 10%，具体请参阅各个型号的数据手册。输出调压的最大值和最小值作为极限值，以保证变换器的正常运行，若超出最大调压值，则可能导致变换器的工作失常，变换器的性能指标可能无法保证。TR 引脚的电压 V_{TR} 和调压电阻之间的关系参考公式 3.1

$$V_{TR} = V_{CC} \left(\frac{R_{TRIM}}{R_{TRIM} + R_{TRIM_INT}} \right) \quad (3.1)$$

在调压模式 (满载和 $25^\circ C$) 下，输出电压 V_{OUT} 和调压引脚电压之间呈线性关系，具体计算公式详见各个型号的数据手册。

JDCM 具有内部限流，当输出电压调整到低于标称值 $V_{OUT-NOM}$ 时，变换器的输出电流受最大输出功率限制。相似的，输出电压调整到高于标称值，内部电流限制阈值将减小以维持最大输出功率。

为防止外部噪声，TR 引脚可连接低通滤波器，如图 3.3 所示。 $R_{D_TR_X}$ 用于抑制外部电容和线电感引起的谐振峰值，在计算总调压电阻时应加上该阻尼电阻，即调压电阻 = $R_{TRIM_X} + R_{D_TR_X}$ 。




图 3.3 TR 引脚的滤波网络

2) 使能/禁止输出 (EN 引脚)

EN 引脚作为输入引脚，对其进行控制可实现变换器的输出启用/禁用，EN 的参考电位是变换器的负向输入端，EN 是输入式的，在变换器故障的情况下也不会下拉，可利用开关器件来对其进行控制。EN 经上拉电阻连接至 JDCM 变换器内部的 VCC，如图 3.2 所示。

当 EN 上拉至变换器启动的阈值 (V_{ENABLE_EN}) 以上，模块有输出。若 EN 悬空，则 EN 电点位为 VCC，模块正常输出。开关器件闭合，EN 下拉直禁用阈值，则模块无输出。

类似于 TR 引脚的滤波网络, 为防止高频噪声的干扰, EN 也应配备一个低通滤波网络, 如图 3.4 所示。 $R_{D_EN_X}$ 作为阻尼电阻, 用来降低因外部电容和线路电感引起的谐振峰值, 滤波网络参考值如下: $R_{D_EN_X} = 330\Omega$, $C_{ENF_X} = 100nF$, $R_{ENF_X} = 1k\Omega$ 。




图 3.4 EN 引脚的滤波网络

3) 故障监测 (FT 引脚)

FT 引脚是内部故障监控电路产生的高电平输出引脚, 在 JDCM 启动前模块进入自检, FT 信号状态未知, 当 FT 监测到没有故障时, 模块正常工作, 此时 FT 引脚不具有电流驱动能力。当 JDCM 激活故障保护时, FT 引脚表现为 VCC, 能够独立驱动发光二极管。

为防止 FT 引脚因过流驱动而损坏, 建议采用串联电阻来限制电流, 图 3.5 中, R_{SE_X} 电阻用作限流, 以保证 FT 引脚最大驱动电流低于 3mA 限值。正常情况下, FT 引脚为低电平, 可在发光二极管两端并联一个电容 C_{FT_X} , 可有效滤除高频噪声对 FT 引脚的干扰。





图 3.5 FT 引脚的外部电路

3.2 JDCM 单机工作时序图

模块输入用蓝色表示


模块输出用红色表示



续上一页

模块输入用蓝色表示

模块输出用红色表示



3.3 JDCM 单机工作特性

3.3.1 启动过程

1) V_{IN} 启动

当 V_{IN} 上电且 V_{IN} 在输入电压范围内, JDCM 将经历初始化过程, 初始化过程将持续 $t_{INIT}+t_{ON}$ 这段时间, 在初始化过程中, 内部控制器率先变为工作状态, 检测模块是否出现故障, EN 引脚状态 (用于启用/禁用 JDCM), 并根据 TR 引脚的电压确定是否进入调压模式。当 $V_{IN}>V_{IN-UVLO}$, 且未检测到故障时, JDCM 完成初始化进入软启动过程。

2) 软启动

JDCM 完成初始化后, 则进入软启动过程, 该过程持续时间为 t_{SS} , 软启程序通过调整输出的参考值来调整输出电压的斜坡, 从而启动过程中输出电压呈一定的斜率上升, 当达到输出电压达到设定值 (默认值或者调压模式下期望输出值), 输出电压斜坡结束。

3) EN 启动

当 EN 引脚拉低至 JDCM 的-IN 时, JDCM 变换器进入待机模式, 此时 JDCM 变换器无输出, 直至 EN 引脚被拉高, JDCM 开始启动。模块无输出时, FT 引脚为高电平。

JDCM 模块允许 EN 启动, 在预先施加 V_{IN} 的情况下, JDCM 可以通过将 EN 引脚置高或置低来控制 JDCM 的输出, FT 引脚也会在不同工作情况下拉低或者置高。

3.3.2 输出电流限制

JDCM 具有输出电流限制功能, 确保模块在安全工作区 (SOA) 工作, 具体如图 3.6 所示, 在输出最低到输出最高时都具有电流限制功能。输出电流限制类似于“砖墙”, 通过降低输出电压参考值来防止输出电流超过电流限制阈值, 通常电流限制阈值设置到 115%, 但实际模块可能在 100%到 135%之间变化。




图 3.6 JDCM 安全工作区

为了防止变换器越过 SOA 工作区, 当输出高于标称的输出电压时, 电流限制阈值会自动降低以限制输出功率, 当输出电流超过电流限制阈值, JDCM 模块进入保护, 保证不超过模块的最大峰值输出功率, 功率和电流限制共同使得 JDCM 运行在 SOA 内。

此外, 若将 JDCM 的输出下垂特性做的幅度较大, 在功率限额的情况下, JDCM 的输出电流则会运行

在限制电流的范围外，此时电压下降的较大，这种情况对模块并联均流非常有益，适用于模块并联的应用场景。该种情况下，输出电流越过限制后，输出电压会急剧下降至 UVP 阈值 ($V_{OUT-UVP}$)，进一步加重负载，会导致模块因输出欠压而进入保护后停机。

3.3.3 故障检测

1) 输入欠压保护 (UVLO)

模块具有输入欠压保护功能。当模块处于使能禁止状态时，如果输入电压低于输入欠压保护点 $V_{IN-UVLO}$ ，模块将无法被使能启机直到输入电压大于输入欠压恢复点。当模块处于工作状态时，如果输入电压低于输入欠压保护点 $V_{IN-UVLO}$ ，模块会进入保护状态，功率流传输停止，输出电压将会跌落。

如果输入电压瞬态跌落再爬升，低于输入欠压保护点的时间小于 $600\mu s$ ，模块不会进入保护状态。

模块进入保护状态后，功率流传输停止，保护状态会持续到输入电压爬升至高于输入欠压恢复点。保护状态解除后，如果模块处在使能状态，将会正常启机。

2) 输入过压保护 (OVLO)

模块具有输入过压保护功能。当模块处于使能禁止状态时，如果输入电压高于输入过压保护点 $V_{IN-OVLO}$ ，模块将无法被使能启机直到输入电压低于输入过压恢复点。当模块处于工作状态时，如果输入电压高于输入过压保护点 $V_{IN-OVLO}$ ，模块会进入保护状态，功率流传输停止，输出电压将会跌落。

如果输入电压瞬态爬升再跌落，高于输入过压保护点的时间小于 $240\mu s$ ，模块不会进入保护状态。

模块进入保护状态后，功率流传输停止，保护状态会持续到输入电压跌落至低于输入过压恢复点。保护状态解除后，如果模块处在使能状态，将会正常启机。

3) 输出欠压保护 (UVP)

模块通过检测原边与副边输出电压相对应的采样点电压和内部误差放大器输出电压来判断输出过载和输出短路状态。通常情况下，模块处于工作状态中时，如果检测到原边采样点电压跌落至输出欠压保护点以下，模块会进入短路保护状态。模块进入短路保护状态后，功率流传输停止，输出电压将会跌落。短路保护状态将会持续 1s，保护状态解除后，如果模块处在使能状态，将会正常启机。

4) 输出过压保护 (OVP)

模块通过检测原边与副边输出电压相对应的采样点来实现输出过压保护功能。如果检测到原边采样点电压高于输出过压保护点，模块会进入过压保护状态。模块进入过压保护状态后，功率流传输停止，输出电压将会跌落。

模块的输出过压保护是锁死保护，锁死状态解除前模块都无法重新启机。解除锁死状态的方法有两种：通过 EN 引脚使能禁止模块；将模块的输入电压降低到输入欠压保护点以下。

5) 过温保护 (OTP)

模块具有过温保护功能。检测到内部温度高于过温保护点时，模块会进入过温保护状态，功率流传输停止，输出电压将会跌落。过温保护状态会持续最短 6ms，检测到内部温度低于过温保护点时，保护状态解除，如果模块处在使能状态，将会正常启机。

第四部分 JDCM 并联工作

实际应用中所需的功率超过单个 JDCM 模块的最大输出功率时，可将多个 JDCM 并联使用，关于 JDCM 的并联工作将在这部分讨论。JDCM 的并联连接简单且比较直接，因为并联工作的 JDCM 与单机工作 JDCM 的连接电路几乎相同，在并联电路中，每个 JDCM 都会在自己独立的负载调整线上运行，因此，并联工作的 JDCM 等效是将单个 JDCM 的负载线映射到更高电流的范围上，不会出现降额的情况。




图 4.1 JDCM 并联电路

JDCM 之间的能够实现自动均流的前提是各个 JDCM 的输出设定值和负载调整线需一致，所以并联的 JDCM 各个模块期望具有相同的负载调整线和输出设定值。针对并联的模块，电源设计人员已经将模块的

输出设定值和负载调整线做到近似相等，保证均流的效果，均流意味负载调整线的合并和均衡的功耗，这样会有更好的效率。

图 4.1 给出了具有四个 JDCM 的并联电路，为降低信号端噪声干扰，可适当在信号端串联 20Ω 阻尼电阻 R_{damp} ，为防止输入短路造成变换器的损害或者引发更为严重的火灾，需要在每个 JDCM 输入端增加保险丝 F_{1-4} ，保险丝的型号选择可参见第二部分 2.1 节安全要求。其次，每个 JDCM 在输出滤波电感前需接入输出电容 $C_{OUT-EXT}$ ，每个输出电容需等于或低于单个 JDCM 模块单机运行时的输出电容的最大值。最后，为了保证输入的稳定性，可引入差模滤波器，补偿因输入线上的电感引起的过大阻抗，也可在每个 JDCM 的输入侧使用去耦电容来补偿，相关内容可参见第二部分。

4.1 负载分配

JDCM 并联工作的主要目的是扩展单个 JDCM 的带载能力，图 4.2 给出了多个 JDCM 并联后的输出负载调整线，相较于单个 JDCM 的负载调整线，只是输出电流与并联模块个数成比例放大。如果负载小于 $(n-1)$ 并联 JDCM 系统组成的最大容量，则单个模块故障后，不一定导致系统停机，如图 4.2 所示，4 个模块并联，每个模块承担 9A 电流，输出电压为 28.5V，当其中一个模块故障后，此时单个模块承担的电流为 12A，输出电压为 28.3V。




图 4.2 并联 JDCM 模块负载调整线

理想情况下，并联的 JDCM 模块的输出设定值（温度和调整率一致）是相同的，即并联模块的负载调整线完全重合，多个模块的外特性等效于单个模块的外特性，具有完美的均流程度。实际应用中，并不可能完全做到各个模块的负载调整线重合，造成均流的差异，即具有较高输出电压的模块比具有较低输出电压模块对输出电流贡献的更多。

温度对均流其实存在一个有益的影响，JDCM 富有负温度系数，即温度升高输出电压会降低。如果一个模块承担的负载比其他的多，则其相对温度趋于上升，进而导致输出电压下降，该种输出电压点的变化并不会影响负载调整线的斜率。由于其他并联的 JDCM 输出电压需要与温度升高的 JDCM 输出电压相匹配，因此系统的输出则需要跟随输出电压下降的模块负载调整线，需要增加其他并联的 JDCM 的输出电流，最终使得电路保持平衡。

即使 JDCM 模块的负载调整线并不相同，在平均负载并不能达到每个模块的最大负载下也是能够运行

的，并联模块的输出电压会被母线强制拉成相同的值，因此各个模块的输出电流将不同，具有最高负载调整率的模块将会承担最大的输出电流，如图 4.3 所示。输出功率增加时，负载调整率最高的 JDCM 模块将首先达到最大输出电流，此时将它视作恒流源运行。

对于负载调整率不一致的模块并联工作，并联的 JDCM 电路输出电压纹波通常会比较低（相较于单个 JDCM 模块工作）。JDCM 不同步说明各个模块的开关周期不相等，此时并联的 JDCM 输出表现为更低的纹波幅值的单个模块输出。若 N 个并联的 JDCM 开关周期在时间上存在交错，因此等效的开关频率为单个 JDCM 模块开关频率的 N 倍，由于所有 JDCM 模块的输出电压是一致的，因此输出纹波为单个 JDCM 模块纹波的 N 分之一。若所有 JDCM 模块的负载调整率是相等同，那么等效的开关频率和输出纹波与单个 JDCM 模块的输出相同，实际情况中，输出纹波位于上述两者纹波之间。




图 4.3 不同 JDCM 模块的负载调整线

4.2 JDCM 并联运行的问题

当多个 JDCM 并联时，可以使用固有的下垂特性来实现均流而无需外接电路，但是这也带了一定的问题，即公共输入和输出母线上的差频噪声。

虽然并联的 JDCM 型号一致，且设计时保证并联模块具有几乎相同的负载调整率，但变换器器件的容差性，使得并联阵列中的 JDCM 将工作在频率略微不同的工作点处。当并联阵列中的 JDCM 开关噪声相互作用，形成输入和输出母线上不利的差频，表现为模块输入和输出线上循环的交流纹波。循环的交流纹波电流如图 4.4 所示，产生的差频为 JDCM 工作频率之间的差，由式(4.1)给出

$$f_b = |f_{SW1} - f_{SW2}| \quad (4.1)$$




图 4.4 JDCM 并联后，循环交流纹波路径

例如，的标称频率为 600kHz 的 JDCM1 和 JDCM2 模块的实际工作频率可能分别为 600kHz 和 602kHz，因此得到的差频噪声 $f_b=2\text{kHz}$ ，该频率的噪声使用典型的滤波网络难以滤除，循环的交流纹波可能还会导致互连系统之间的相互干扰，带来系统稳定性和电能质量的问题，且循环的交流纹波也会给 JDCM 内部旁路电容产生电流应力，导致 JDCM 自身检测误报故障。

4.3 抑制差频噪声的方法

为了抑制并联阵列中的差频噪声，需限制每个变换器注入的交流纹波电流，可通过在 JDCM 的输入和输出端增加一个较小值电感和一个低 ESR 电容（陶瓷电容）来实现，如图 4.5 所示。电感在高频时增加互连线路阻抗，抵抗交流纹波电流流动。电容器有助于衰减循环的交流纹波，因而可有效降低差频振荡。





图 4.5 输入输出端都带有滤波网络的 JDCM 并联电路

4.4 差频噪声演示

为演示 JDCM 并联运行时的差频振荡，选择两个 JDCM270AC28M500TP（160-420V 输入，28V 输出，500W 功率）模块并联，不加任何输入和输出滤波器，如图 4.4 所示。图 4.6 给出了测试结果，测试结果表明输出电流存在大量的差频振荡。



(a) 宏观整体波形

(b) 时间轴缩小后波形

图 4.6 无输入输出滤波器的两个 JDCM 模块并联，满载输出电压和输出电流波形

为避免 JDCM 频率的交互，在输入和输出侧增加输入滤波器，并在滤波电容后串联一个 $0.33\mu\text{H}$ 小电感，输出滤波器选择串联阻尼 LC 滤波器，滤波电感为 $0.33\mu\text{H}$ ，滤波电容为 $100\mu\text{F}$ ，串联阻尼电感为 $0.033\mu\text{H}$ ，串联阻尼电阻选择 0.05Ω 。

加入输入和输出滤波器后，将两个 JDCM 模块进行并联，测试结果如图 4.7 所示，增加了滤波器后，无论是在低输入、正常输入还是在高输入下，输出电流的差频振荡显著降低，由此表明增加了滤波器可有效抑制输入输出线上的差频噪声，在并联中，输入和输出的滤波器显得尤为重要。



(a) 低压输入

(a) 额定输入

(a) 高压输入

图 4.7 增加输入和输出滤波器的两个 JDCM 模块并联，满载输出电压和输出电流波形